## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-219790

(43)Date of publication of application: 10.08.1992

(51)Int.CI.

GO9G 3/36 G02F 1/133 1/1343 G02F G09F 9/00 H01L 21/66 H02H 3/16

(21)Application number: 02-404155

20.12.1990

(71)Applicant : HITACHI LTD

(72)Inventor: NIWA SUSUMU

SASUGA MASUMI MATSUZAKI HIDEO


(54) SHORT-CIRCUIT FAILURE POSITION DETECTING METHOD AND SHORT-CIRCUIT FAILURE REPAIRING DEVICE

(57)Abstract:

(22)Date of filing:

PURPOSE: To improve detection accuracy and to enable immediate repair of a short circuit failure by applying an inactive solvent on a substrate surface, and by detecting a position of the short circuit failure through detection of evaporation of the solvent due to heating by conducting electricity.

CONSTITUTION: Voltage is impressed on between as gate short circuit wiring G1 or G2 and a drain short circuit wiring D1 or D2 by using probe or the like. When a short circuit failure G/D occurs, electric current flows only in the gate line GL and the drain line DL, and a portion of this short circuit failure G/D and the short-circuited gate line GL and the drain line DL generate heat. Then, when an inactive solvent F is applied to the surface of a TFT substrate SUB1 from a nozzle NZ, a calorific value of the short circuit failure G/D portion is large because its electric resistance is high, and the inactive solvent F on this short circuit failure G/D part evaporates quickly. A short circuit failure easily occurs between the gate line GL and the drain line DL and between a gate electrode of a thin film transistor and a source drain electrode, but it can be visually discovered in this way.



### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

### (19) 日本国特許庁 (JP)

# (12) 公開特許公報(A)

# (11)特許出顧公開番号

# 特開平4-219790

(43)公開日 平成4年(1992)8月10日

技術表示箇所		FI	<b>庁内整理番号</b>	}	識別記		(51) Int.CI.*
			.7926-5G			3/36	G 0 9 G
			7820-2K		505	1/133	G02F
			9018-2K			1/1343	
			6447-5G		352	9/00	G09F
			7013-4M	\$		21/66	HO1L
請求項の数2(全 4 頁) 最終頁に続く	未請求	審査請求					
000005108	出願人(	(71)		 55	<b>賀平</b> 2-404i	,	(21)出廣番号
株式会社日立製作所	*						
東京都千代田区神田駿河台四丁目6番地	,		20日	12月	成2年(1990)		(22)出顧日
丹羽 進	発明者 🕏	(72)					
千葉県茂原市早野3300番地日立製作所茂原	•	1					
工場内							
流石 真澄	発明者 1	(72)					
千葉県茂原市早野3300番地日立製作所茂原	. =	Ì					
工場内	=						
松崎英夫	発明者 相	(72) 5					
千葉県茂原市早野3300番地日立製作所茂原	=						
工場内	=	ļ					

### (54) 【発明の名称】 短絡欠陥位置検出方法および短絡欠陥修繕装置

### (57) 【要約】


-

【目的】容易に、かつ高精度に短絡欠陥の位置を検出できる方法を提供し、また、容易に、高精度に短絡欠陥を 検出し、かつ即座に短絡欠陥を修繕することができる短 絡欠陥修繕装置を提供することにある。

【構成】交差する第1の配線と第2の配線との短絡欠陥の位置を検出すべき基板面に不活性溶剤を塗布し、上記第1の配線と上記第2の配線間に電圧を印加し、この電圧印加による短絡欠陥の発熱による上記不活性溶剤の蒸発を検知することにより上記短絡欠陥の位置を検出することを特徴とする。また、本発明の短絡欠陥修繕装置は、上記方法の各工程を実施する各手段と、上記短絡欠陥を修繕する手段とを有することを特徴とする。

【効果】容易に、かつ高精度に短絡欠陥を検出することができるとともに即座に短絡欠陥を修繕することができる。

**1** 



SUB1…IF1 差位 GL···ゲート線(定量信号機) DL···ドレン線(映像信号線) GT···ゲート端子 DT···ドレン端子 G1.G2···ゲート競粉配線 D1.D2···ドレン線絡配線 F···オ活性溶剤 NZ···注出/ズル G/D···短終火階

#### 【特許請求の範囲】

【請求項1】交差する第1の配線と第2の配線との短絡 欠陥の位置を検出すべき基板面に不活性溶剤を塗布し、 上記第1の配線と上記第2の配線間に電圧を印加し、こ の電圧印加による短絡欠陥の発熱による上記不活性溶剤 の蒸発を検知することにより上記短絡欠陥の位置を検出 することを特徴とする短絡欠陥位置検出方法。

【請求項2】交差する第1の配線と第2の配線との短絡 欠陥の位置を検出すべき基板面に不活性溶剤を塗布する 手段と、上記第1の配線と上記第2の配線間に電圧を印 10 ことができる短絡欠陥修繕装置を提供することにある。 加する手段と、この電圧印加による短絡欠陥の発熱によ る上配不活性溶剤の蒸発を検知する手段と、上配短絡欠 路を修繕する手段とを有することを特徴とする短絡欠陥

### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、例えば液晶表示素子等 の交差する配線を有する基板において、短絡欠陥の位置 を検出する方法およびその短絡欠陥の修繕装置に関す る.

[0002]

【従来の技術】以下、液晶表示素子を例に挙げて説明す る。例えば、アクティブ・マトリクス方式の液晶表示素 子では、マトリクス状に配列された複数の囲素電極のそ れぞれに対応して、スイッチング素子として薄膜トラン ジスタを設け、これらの薄膜トランジスタと画素電極と を画案の一構成要素とするものである。液晶表示案子 は、2枚の上下透明ガラス基板とその間に封入された液 晶等で構成され、薄膜トランジスタが形成された方の透 明ガラス基板(以下、TFT基板と称す)の面上には、 多数のゲート線(走査信号線)とドレイン線(映像信号 線)とが層間絶縁膜を間に介して超機に交差して配線さ れている。

【0003】このような液晶表示素子においては、ゲー ト線とドレイン線との交点における短絡、および尊談ト ランジスタのゲート電極とソース電極またはドレイン電 極との交差部における短絡が発生しやすく、これらの短 絡欠陥が発生した場合は、レーザを用いて修繕する。

【0004】従来、上記短絡欠陥を検出するには、検査 用プロープをTFT基板上のゲート帽子およびドレイン 40 踏子のすべてに順次接触させ、電気テスタにより電圧を 印加して短路欠陥を検出する。

[0005]

【発明が解決しようとする課題】 上記従来技術では、全 端子に順次プローブを接触させて検査するので、短絡欠 陥を検出するのに長時間を要する。また、検出装置は構 造が複雑で、大規模である。さらに、短絡欠陥は画素単 位で検出可能であり、ゲート線とドレイン線との交点、 薄膜トランジスタのゲート電極とソース・ドレイン電極 との交差部のうち、どちらで短絡欠陥が生じているのか 50 わからない。さらに、一画素当たり複数個の薄膜トラン ジスタを有する場合、どの薄膜トランジスタのゲート電 極とソース・ドレイン電極との交差部で短絡欠陥が生じ ているのかもわからない。

2

[0006] 本発明の目的は、上記の問題を解決し、容 易に、かつ高精度に短絡欠陥の位置を検出できる方法を 提供することにある。

【0007】また、本発明の他の目的は、容易に、高精 度に短絡欠陥を検出し、かつ即座に短絡欠陥を修繕する

[0008]

【課題を解決するための手段】上記の課題を解決するた めに、本発明の短絡欠陥位置検出方法では、交差する第 1の配線と第2の配線との短絡欠陥の位置を検出すべき 基板面に不活性溶剤を塗布し、上配第1の配線と上配第 2の配線間に電圧を印加し、この電圧印加による短絡欠 陥の発熱による上記不活性溶剤の蒸発を検知することに より上記短絡欠陥の位置を検出することを特徴とする。

【0009】また、本発明の短絡欠陥修繕装置では、交 20 差する第1の配線と第2の配線との短絡欠陥の位置を検 出すべき基板面に不活性溶剤を塗布する手段と、上記第 1の配線と上記第2の配線間に電圧を印加する手段と、 この電圧印加による短絡欠陥の発熱による上記不活性溶 剤の蒸発を検知する手段と、上記短絡欠陥を修繕する手 段とを有することを特徴とする。

[0 0 1 0]

【作用】本発明の短絡欠陥位置検出方法では、基板面に 不活性溶剤を強布し、通電の発熱による不活性溶剤の蒸 発を検知して、短絡欠陥の位置を検出するので、容易 30 に、かつ高精度に検出できる。

【0011】また、本発明の短路欠陥修繕装置では、基 板面に不活性溶剤を塗布し、第1の配線と第2の配線間 に電圧を印加し、通電の発熱による不活性溶剤の蒸発を 検知して、短絡欠陥の位置を検出し、かつ短絡欠陥を修 籍する手段を有するので、容易に、かつ高精度に短絡欠 陥位置を検出できるとともに即座に短絡欠陥を修繕する ことができる。

[0012]

【実施例】図1は、本発明の短絡欠陥位置検出方法を説 明するためのTFT基板の斜視図である。

【0013】SUB1はTFT基板、GLはゲート線 (走査信号線)、DLはドレイン線 (映像信号線)、G Tはゲート端子、DTはドレイン端子、G1、G2はそ れぞれ交互にすべてのゲート線GLを短絡したゲート短 絡配線、D1、D2はそれぞれ交互にすべてのドレイン 線DLを短絡したドレイン短絡配線、Fは短絡欠陥位置 検出用の例えばフロリナート(住友スリーエムの商品 名) 等の不活性溶剤、N2は不活性溶剤Fを塗布するた めの注出ノズル、G/Dは短絡欠陥である。

【0014】すべてのゲート線GLは交互にゲート短格



配線G1、G2に接続され、すべてのドレイン線DLは 交互にドレイン短絡配線D1、D2に接続されている。 ゲート線GLとドレイン線DLとの間、および薄膜トラ ンジスタのゲート電板とソース・ドレイン電極との間 は、層間絶縁膜で絶縁されているが、短絡欠陥が生じや すい。本方法では、ゲート短絡配線G1またはG2と、 ドレイン短絡配線D1またはD2との間にプローブ等を 使って電圧を印加する。すると、短略欠陥G/Dが生じ ている場合は、短絡欠陥G/Dが生じているゲート線G /D部と、その短絡したゲート線GLおよびドレイン線 DLは発熱する。この後、注出ノズルNZから不活性溶 剤F、ここではフロリナートをTFT基板SUB1の面 上に塗布する。すると、短絡欠陥G/D部は電気抵抗が 高いので、発熱量が多く、この短絡欠陥G/D部上の不 活性溶剤Fが速く蒸発するため、短絡欠陥G/Dの位置 を目視により発見することができる。さらに、検知した 短絡欠陥G/Dを光学顕微鏡で観察しながら、印加電圧 値を調整することにより短絡欠陥の位置を精度良く検出 することができる。すなわち、従来は短絡欠陥を画素単 20 位で検出するのみであったが、本方法では、短絡欠陥 が、ゲート線とドレイン線との交点、薄膜トランジスタ のゲート電価とソース・ドレイン電価との交差部のうち どちらで生じているのかがわかる。さらに、一画素当た り複数個の薄膜トランジスタを有する場合でも、どの薄 膜トランジスタのゲート電極とソース・ドレイン電極と の交差部で生じているのかわかる。もちろん、電圧を印 加する前に、不活性溶剤Fを塗布してもよい。

. <u>8 1736</u>.) 2 -

【0015】上記のように本方法では、従来のように全 **踏子にプロープを接触させて検査するのではなく、短絡 30** 配載G1、G2、D1、D2にプロープを接触させる構 成なので、短時間で短絡欠陥位置を検出できる。また、 検出装置は構造が簡単で、規模も小さくて済む。さら に、ゲート線とドレイン線との交点、薄膜トランジスタ のゲート電極とソース・ドレイン電極との交差部、さら に、一國素当たり複数個の薄膜トランジスタを有する場 合、どの蕁膜トランジスタのゲート電極とソース・ドレ イン電極との交差部で短絡欠陥が生じているのかもわか る。このように本方法では、大きい面積で、しかも数万 ヶ所の交点を持つTFT基板から短時間で容易に、かつ 40 髙精度に短絡欠陥の位置を検出することができる。

【0016】図2は、本発明の短絡欠陥修繕装置の一実 施例の外観斜視図である。

【0017】1は短絡欠陥の位置を検出すべき基板(こ こでは図示せず。例えば、液晶表示素子のTFT基板 等。図1参照)を載量するXYステージ、2は上記基板 面に不活性溶剤を塗布する注出ノズル、3は不活性溶剤 のディスペンサ、4は図1のゲート短絡配線G1、G2 とドレイン短絡配線D1、D2間に電圧を印加するため

ショートチェック用電源)、6は上記電圧印加による短 絡欠陥の発熱による不活性溶剤の蒸発を検知するための 光学顕微鏡、7は光学顕微鏡の像を撮影するTVカメ ラ、8はTVモニタ、9は液晶表示素子モジュールの点 灯用回路、10は短絡欠路を修繕するためのレーザ発振 思である。

【0018】まず、短絡欠陥を検査すべき基板をXYス テージ1上にセットする。次に、プローブ4を図1のゲ ート短絡配線G1またはG2とドレイン短絡配線D1ま Lとドレイン線DLだけに電流が流れ、この短絡欠陥G 10 たはD2に接触させ、電圧を印加する。これにより、短 絡欠陥部を発熱させる。次に、上記基板面に注出ノズル 2から不活性溶剤を塗布し、不活性溶剤の蒸発の有無に より短絡欠陥の有無およびその位置を検出する。さら に、光学顕微鏡6により短絡欠陥の正確な位置を検出す る。光学顕微鏡6の像はTVモニタ8にも映し出され る。なお、光学顕微鏡6は短絡欠陥の観察とともに、短 絡欠陥修繕用のレーザ発振器10と同一光輪上にあるた め、検出した短絡欠陥をTVモニタ8などで観察しなが ちレーザで即座に修繕することができる。

> 【0019】なお、コンピュータを用い、鉄コンピュー タをTVモニタ8とレーザ発振器10に接続・運動させ ることにより、自動的に短絡欠陥を検出し、修繕するこ とも可能である。すなわち、TVモニタ8の画像に現わ れた不活性溶剤の蒸発をコンピュータにより画像処理 し、基板に対応するアドレスを読み取り、レーザ発振器 10を動作させる。

【0020】このように、本装置によれば、大きい面積 で、しかも数万ヶ所の交点を持つTFT基板から短時間 で容易に、かつ高精度に短絡欠陥を検出することができ るとともに検出後即座にレーザを用いて短絡欠陥を修繕 することができる。

【0021】以上本発明を上記実施例に基づいて具体的 に説明したが、本発明は上記実施例に限定されるもので はなく、その要旨を逸脱しない範囲において種々変更可 能であることは勿論である。例えば、上記実施例では、 検査の対象として液晶表示素子を例示して説明したが、 交差する配線を有するその他の回路基板等の短絡欠陥を 検出することができる。

[0022]

【発明の効果】以上説明したように本発明では、容易 に、かつ高精度に短絡欠陥を検出することができるとと もに即座に短絡欠陥を修繕することができる。

#### 【図面の簡単な説明】

【図1】本発明の短絡欠陥位置検出方法を説明するため のTFT基板の斜視図である。

【図2】本発明の短絡欠陥修繕装置の一実施例の外観斜 視図である。


### 【符号の説明】

SUB1…TFT基板、GL…ゲート線(走査信号 のプロープ、5 は電圧印加用電源(欠陥位置検出および 50 線)、DL…ドレイン線(映像信号線)、GT…ゲート 5


端子、DT…ドレイン端子、G1、G2…ゲート短絡配線、D1、D2…ドレイン短絡配線、F…不活性溶剤、N2…注出ノズル、G/D…短絡欠陥、1…XYステージ、2…注出ノズル、3…ディスペンサ、4…プロー

ブ、5…電圧印加用電源、6…光学顕微鏡、7…TVカメラ、8…TVモニタ、9…液晶表示素子モジュールの 点灯用回路、10…レーザ発振器。

【図1】



SUB 1...TFT 基板 GL--ゲート課徒全信号線 DL--ドレン製(映像作号線 GT--ゲート端子 DT--ドレン端子 G1...G2--ゲート短条配像 D1...D2--ドレン煌格配像 F--- 不法性準制 NZ--元生/メエル G-/ハ--・現格女略 【図2】



フロントページの続き

(51) Int. Cl. 5 H 0 2 H 3/16

7 \* 1 - 4 職別配号 庁内整理番号 A 9061-5G FΙ

技術表示箇所